Z. Rehák

	2006
1		Ales Smrcka, Vojtech Rehák, Tomás Vojnar, David Safránek, Petr Matousek, Z. Rehák: Verifying VHDL Designs with Multiple Clocks in SMV. FMICS/PDMC 2006: 148-164

Coauthor Index

1	Petr Matousek	[1]
2	Vojtech Rehák	[1]
3	David Safránek	[1]
4	Ales Smrcka	[1]
5	Tomás Vojnar	[1]