Kimmo Kuusilinna

Eero Aho, Kimmo Kuusilinna, Tomi Aarnio, Janne Pietiainen, Jari Nikara: Towards real-time applications in mobile web browsers. ESTImedia 2012: 57-66

Jarno Vanne, Eero Aho, Kimmo Kuusilinna, Timo D. Hämäläinen: A Configurable Motion Estimation Architecture for Block-Matching Algorithms. IEEE Trans. Circuits Syst. Video Techn. 19(4): 466-477 (2009)

Eero Aho, Jari Nikara, Petri A. Tuominen, Kimmo Kuusilinna: A case for multi-channel memories in video recording. DATE 2009: 934-939

Eero Aho, Kimmo Kuusilinna, Jari Nikara: Memory access characteristics of H.264 video encoder on embedded processor. SiPS 2009: 255-260

Jarno Vanne, Eero Aho, Timo D. Hämäläinen, Kimmo Kuusilinna: A Parallel Memory System for Variable Block-Size Motion Estimation Algorithms. IEEE Trans. Circuits Syst. Video Techn. 18(4): 538-543 (2008)

Erno Salminen, Tero Kangas, Vesa Lahtinen, Jouni Riihimäki, Kimmo Kuusilinna, Timo D. Hämäläinen: Benchmarking mesh and hierarchical bus networks in system-on-chip context. Journal of Systems Architecture 53(8): 477-488 (2007)

Eero Aho, Jarno Vanne, Timo D. Hämäläinen, Kimmo Kuusilinna: Configurable implementation of parallel memory based real-time video downscaler. Microprocessors and Microsystems 31(5): 283-292 (2007)

Jarno Vanne, Eero Aho, Timo Hämäläinen, Kimmo Kuusilinna: A High-Performance Sum of Absolute Difference Implementation for Motion Estimation. IEEE Trans. Circuits Syst. Video Techn. 16(7): 876-883 (2006)

Tero Kangas, Petri Kukkala, Heikki Orsila, Erno Salminen, Marko Hännikäinen, Timo D. Hämäläinen, Jouni Riihimäki, Kimmo Kuusilinna: UML-based multiprocessor SoC design framework. ACM Trans. Embedded Comput. Syst. 5(2): 281-320 (2006)

Erno Salminen, Tero Kangas, Timo D. Hämäläinen, Jouni Riihimäki, Vesa Lahtinen, Kimmo Kuusilinna: HIBI Communication Network for System-on-Chip. VLSI Signal Processing 43(2-3): 185-205 (2006)

Tero Kangas, Timo D. Hämäläinen, Kimmo Kuusilinna: Scalable Architecture for SoC Video Encoders. VLSI Signal Processing 44(1-2): 79-95 (2006)

Eero Aho, Jarno Vanne, Kimmo Kuusilinna, Timo D. Hämäläinen: Comments on "Winscale: an image-scaling algorithm using an area pixel Model". IEEE Trans. Circuits Syst. Video Techn. 15(3): 454-455 (2005)

Eero Aho, Jarno Vanne, Kimmo Kuusilinna, Timo Hämäläinen: Block-level parallel processing for scaling evenly divisible frames. ISCAS (2) 2005: 1134-1137

Erno Salminen, Tero Kangas, Jouni Riihimäki, Vesa Lahtinen, Kimmo Kuusilinna, Timo D. Hämäläinen: Benchmarking Mesh and Hierarchical Bus Networks in System-on-Chip Context. SAMOS 2005: 354-363

Eero Aho, Jarno Vanne, Kimmo Kuusilinna, Timo D. Hämäläinen: Address Computation in Configurable Parallel Memory Architecture. IEICE Transactions 87-D(7): 1674-1681 (2004)

Erno Salminen, Vesa Lahtinen, Tero Kangas, Jouni Riihimäki, Kimmo Kuusilinna, Timo D. Hämäläinen: HIBI v.2 Communication Network for System-on-Chip. SAMOS 2004: 413-422

Tero Kangas, Jouni Riihimäki, Erno Salminen, Vesa Lahtinen, Heikki Orsila, Kimmo Kuusilinna, Timo D. Hämäläinen: A Communication-Centric Design Flow for HIBI-Based SoCs. SAMOS 2004: 474-483

Kimmo Kuusilinna, Chen Chang, M. Josephine Ammer, Brian C. Richards, Robert W. Brodersen: Designing BEE: A Hardware Emulation Engine for Signal Processing in Low-Power Wireless Applications. EURASIP J. Adv. Sig. Proc. 2003(6): 502-513 (2003)

Jouni Riihimäki, Väinö Helminen, Kimmo Kuusilinna, Timo D. Hämäläinen: Distributing SoC Simulations over a Network of Computers. DSD 2003: 447-450

Chen Chang, Kimmo Kuusilinna, Brian C. Richards, Robert W. Brodersen: Implementation of BEE: a real-time large-scale hardware emulation engine. FPGA 2003: 91-99

Vesa Lahtinen, Erno Salminen, Kimmo Kuusilinna, Timo D. Hämäläinen: Comparison of synthesized bus and crossbar interconnection architectures. ISCAS (5) 2003: 433-436

Chen Chang, Kimmo Kuusilinna, Brian C. Richards, Allen Chen, Nathan Chan, Robert W. Brodersen, Borivoje Nikolic: Rapid Design and Analysis of Communication Systems Using the BEE Hardware Emulation Environment. IEEE International Workshop on Rapid System Prototyping 2003: 148-

Kimmo Kuusilinna, Jarno K. Tanskanen, Timo Hämäläinen, Jarkko Niittylahti: Configurable parallel memory architecture for multimedia computers. Journal of Systems Architecture 47(14-15): 1089-1115 (2002)

Vesa Lahtinen, Kimmo Kuusilinna, Tero Kangas, Timo Hämäläinen: Interconnection scheme for continuous-media systems-on-a-chip. Microprocessors and Microsystems 26(3): 123-138 (2002)

Jarno Vanne, Eero Aho, Kimmo Kuusilinna, Timo D. Hämäläinen: Enhanced Configurable Parallel Memory Architecture. DSD 2002: 28-37

Jouni Riihimäki, Erno Salminen, Kimmo Kuusilinna, Timo Hämäläinen: Parameter optimization tool for enhancing on-chip network performance. ISCAS (4) 2002: 61-64

Tero Kangas, Kimmo Kuusilinna, Timo Hämäläinen: TDMA-based communication scheduling in system-on-chip video encoder. ISCAS (1) 2002: 369-372

Vesa Lahtinen, Kimmo Kuusilinna, Timo Hämäläinen: Optimizing finite state machines for system-on-chip communication. ISCAS (1) 2002: 485-488

Erno Salminen, Timo D. Hämäläinen, Tero Kangas, Kimmo Kuusilinna, Jukka Saarinen: Interfacing multiple processors in a system-on-chip video encoder. ISCAS (4) 2001: 478-481

Kimmo Kuusilinna, Timo Hämäläinen, Jukka Saarinen: Practical VHDL optimization for timing critical FPGA applications. Microprocessors and Microsystems - Embedded Hardware Design 23(8-9): 459-469 (1999)

Kimmo Kuusilinna, Pasi Liimatainen, Timo Hämäläinen, Jukka Saarinen: Reconfiguration Mechanism for an IP Block Based Interconnection. EUROMICRO 1999: 1042-1045